硬件实现原理
板卡上设计了一个 4.3 寸480*272 点阵24bit 的真彩液晶屏,采用并行24Bit 数据总线传输数据,其中R,G,B各占8Bit。ADSP-BF54x 处理器的EPPI0 端口总共有24Bit 数据总线,其中D18~D23 数据线与EPPI1 复用,为确保不与EPPI1 上挂载的设备冲突,设计中采用EPPI0 接口的D0~D17 数据线,采用RGB666 的方式连接液晶屏,将R,G,B 各接入6 根数据线,将最低的2Bit 都接地。
ADSP-BF54x 处理器支持数据裁剪功能,可以将RGB888 的数据直接裁剪为RGB666 的数据送出,所以只需要对EPPI0 的寄存器做裁剪的配置后,送给液晶屏的数据仍使用常用的 RGB888 数据,不会造成数据转换的麻烦。液晶屏的背光开关由 PE8 控制,将该接口置高,会使能液晶屏背光,亮度由Timer2 控制,通过配置Timer2 输出PWM 脉冲的脉宽来改变亮度。
Timer2 寄存器配置:
TIMER2_CONFIG 寄存器:配置Timer 工作模式。
TIMER2_WIDTH 寄存器:配置脉冲宽度。
TIMER2_PERIOD 寄存器:配置波形周期。
硬件连接示意图