您的位置: OpenADSP社区论坛 -> SHARC/TigerSHARC专区 -> 新手上路 -> [ADSP-21569] DAI0 to DAI1 passthrough co... 
本帖共有263个阅读者
发表帖子 发表投票 回复主题
[ADSP-21569] DAI0 to DAI1 passthrough configure
小侑(论坛新手)
小侑
头衔:社区公民
帮派:无帮无派
帖数:1
金钱:118
积分:2
注册时间:2021/11/8
楼主信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
[ADSP-21569] DAI0 to DAI1 passthrough configure
Hi,
    抱歉,我是新手不太了解21569 配置問題,如附圖
我該如何由DAI0 passthrough to DAI1 , 同時針對MCLK 我該如何處理呢
我看spec 上說DAI0 不可直接mapping to DAI1 須透過SRC/PCG ??
我參考一EZ-KIT sample code,(如下) 可沒聲音,
還請高手幫忙指導一下,我該注意什麼
/* Set input or output */
SRU(LOW, DAI0_PBEN01_I); // Source D0
SRU(LOW, DAI0_PBEN02_I); // Source D1
SRU(LOW, DAI0_PBEN03_I); // Source MCLK
SRU(LOW, DAI0_PBEN05_I); // Source BCLK
SRU(LOW, DAI0_PBEN06_I); // Source LRCLK
SRU(LOW, DAI0_PBEN07_I); // Source D2
SRU(LOW, DAI0_PBEN08_I); // Source D3
SRU(LOW, DAI0_PBEN09_I); // Source D4

SRU2(HIGH, DAI1_PBEN01_I); // Destination D0 (KleerNet)
SRU2(HIGH, DAI1_PBEN02_I); // Destination D1 (KleerNet)
SRU2(HIGH, DAI1_PBEN03_I); // Destination MCLK
SRU2(HIGH, DAI1_PBEN05_I); // Destination BCLK
SRU2(HIGH, DAI1_PBEN06_I); // Destination LRCLK
SRU2(HIGH, DAI1_PBEN07_I); // Destination D2 (KleerNet)
SRU2(HIGH, DAI1_PBEN08_I); // Destination D0 (AMP)
SRU2(HIGH, DAI1_PBEN09_I); // Destination D1 (AMP)
SRU2(HIGH, DAI1_PBEN10_I); // Destination D2 (AMP)

/* FS/CLK/DAT to ASRC Input */
SRU(DAI0_PB06_O,SRC0_FS_IP_I);
SRU(DAI0_PB05_O,SRC0_CLK_IP_I);
SRU(DAI0_PB01_O,SRC0_DAT_IP_I);

/* PCG to ASRC Output */
SRU(PCG0_FSA_O,SRC0_FS_OP_I);
SRU(PCG0_CLKA_O,SRC0_CLK_OP_I);

/* External clock to PCG input*/
SRU(DAI0_CRS_PB03_O,PCG0_EXTCLKA_I);

/* PCG out to SPORT0B input*/
SRU(PCG0_FSA_O,SPT0_BFS_I);
SRU(PCG0_CLKA_O,SPT0_BCLK_I);

/* ASRC data to SPORT 0B*/
SRU(SRC0_DAT_OP_O,SPT0_BD0_I);

/* PCG clock to DAC clock*/
SRU2(PCG0_CRS_CLKA_O ,DAI1_PB05_I);

/* PCG FS to DAC FS*/
SRU2(PCG0_CRS_FSA_O ,DAI1_PB06_I);

/* PCG clk to DAC mclk */
SRU2(PCG0_CRS_CLKB_O,DAI1_PB03_I);

/* PCG clk/fs to SPORT4*/
SRU2(DAI1_PB05_O  ,SPT4_ACLK_I);
SRU2(DAI1_PB06_O ,SPT4_AFS_I);

/*Sport data to DAC data*/
SRU2(SPT4_AD0_O,DAI1_PB08_I);

/*Sport data to DAC data*/
SRU2(SPT4_AD0_O,DAI1_PB09_I);

/*Sport data to DAC data*/
SRU2(SPT4_AD0_O,DAI1_PB10_I);

hi All
等级:论坛新手 参考IP地址:*.*.*.*
2021/11/8 17:44:22
尊贵身份标志
OpenADSP(管理员)
OpenADSP
头衔:社区公民
帮派:无帮无派
帖数:5193
金钱:34791
积分:6375
注册时间:2011/6/7
1信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
不太清楚,21569正在初步接触中。

我是OP...
等级:管理员 参考IP地址:*.*.*.*
2021/12/8 9:49:34
david1077(论坛新手)
david1077
头衔:社区公民
帮派:无帮无派
帖数:6
金钱:146
积分:8
注册时间:2022/10/28
2信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
1楼的朋友,有时间写一写ADSP-21569开发的体验?

这家伙很懒,什么也没有留下!
等级:论坛新手 参考IP地址:*.*.*.*
2022/10/28 10:31:06
805075995(论坛新手)
805075995
头衔:社区公民
帮派:无帮无派
帖数:3
金钱:122
积分:4
注册时间:2022/10/26
3信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
DAI0和DAI1一般是不可互连的,但是ADI也考虑到了这种情况,提供了PB3/4/5/6这4个脚可以跨到另一组DAI,也就是类似DAI0_CRS_PB03_O这种带CRS的。

主时钟除非从PB3/5输入,否则只能利用PCG模块输出到两组DAI。

另外如果不是对芯片很熟悉的话,建议可以用CCES里面的图形化SRU配置,哪个信号可以分配到哪里一目了然。

这家伙很懒,什么也没有留下!
等级:论坛新手 参考IP地址:*.*.*.*
2022/10/28 11:18:36
david1077(论坛新手)
david1077
头衔:社区公民
帮派:无帮无派
帖数:6
金钱:146
积分:8
注册时间:2022/10/28
4信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
调试DAI发现一个很有意思的问题。我设置内部上拉,输出的高电平只有约1.6V。如何在没有外部上拉电阻的时候,只通过内部上拉,输出高电平达到3V左右?

这家伙很懒,什么也没有留下!
等级:论坛新手 参考IP地址:*.*.*.*
2022/11/10 11:10:46
Powered by OpenADSP Copyright © 2010 www.Openadsp.com. All rights reserved.154946 Call, 1 Queries, Processed in 0.031250 second(s),