最近我参考论坛和ADI官方提供的原理图画了一块bf533的开发板,用的是BF533SBBCZ400芯片,在VDSP开发环境下进行测试的并且只用到了SDRAM,测试的时候就发现
1. 每次要使PLL倍频生效,必须先拉到ACTIVE模式,再切换到FULL_ON模式;
2. 执行完设定为ACTIVE模式的程序后必须重新编译,再通过仿真器载入,才可以使得之前的设定生效。
请问,这是什么原因呢。
电源和晶振我都测过了没有什么问题,下面是我最小系统的原理图和PCB