BF518的PLL和时钟的问题

问：硬件是我自己做的BF518F16的板子，软件用的visual DSP++5.1.2, 仿真器用的AD-HP560ICE，请问一下，为什么不管我把时钟配成(16.2)还是(8.2)或者(4.2)，在运行程序时，发现cycles寄存器变化都不大。难道我对内核时钟的理解有问题吗。这个内核时钟应该是通过第一个参数配置的，为什么不同的配置看到的是一样的。我验算了一下，都是按照400M来算的，不止怎么回事

答：有变化就是对的，一个时钟最多四条汇编指令，你代码没算法，自然内核变化不大

问：但是内核时钟明显配置不一样啊，而且为什么他都是按照400M算，我代码里面是发送循环发2000个数据到usb，usb发到上位机，发到usb时要检查usb的fifo是否满，因此要等待一段时间

答：内核你配置多少就按多少算，你看看你的pll配置是多少

问：但是那种算出来不对，我验证过

答：你可以这样，运行代码十秒钟，看看运行值是多少，再除以你的配置算时间，代码中不要出现printf这类语句，会影响内核

问：我明白了，是不是不管我怎么配置时钟，cycles中的变化都是一样的？我是这样算时间的，比如我的外部晶振25M，时钟配置为Set_PLL(8,2)，那么说明我的内核时钟是200M,即一个内核时钟周期为0.005us,假如我运行一段代码，Cycles变化为1000000，说明我的代码运行时间为0.005us×1000000＝5000us.请问我这样算对吗？

答：对

问：我明白为什么配置不同的内核时钟执行同一段代码Cycles的变换都是一样的了，因为这个根内核时钟本身就没有关系，因为执行一行代码需要的时钟周期是固定的，或者说一个时钟周期执行的代码是固定的。这样不管是高频还是低频，执行同一段代码的时钟数是一样的，但是他们消耗的时间却不一样，我这样理解对吗？

答：对，你得理解是正确的，只和消耗时钟数有关