您的位置: OpenADSP社区论坛 -> Blackfin专区 -> 新手上路 -> 关于BF533中CPLD的问题
本帖共有560个阅读者
发表帖子 发表投票 回复主题
关于BF533中CPLD的问题
LLL(论坛新手)
LLL
头衔:社区公民
帮派:无帮无派
帖数:9
金钱:179
积分:13
注册时间:2014/1/13
楼主信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
关于BF533中CPLD的问题

感觉BF533开发板中的CPLD设计文档中,

上传的图片
  2014931541871.jpg [ 167.05 KB 1920×1024 ] (缩略时请点击查看原图)

 

与cpld.h文件中的下列定义不匹配:

#define SPI_SEL0        0x01;

#define SPI_SEL1        0x02;

#define PPI_SET0        0x04;

#define PPI_SEL1        0x08;

#define LCDBK_OE        0x10;

#define EXT_IO_INTOE    0x20;

#define PF0_SET         0x40;

#define LED_OE          0x80;



这家伙很懒,什么也没有留下!
等级:论坛新手 参考IP地址:*.*.*.*
2014/9/3 15:46:08
LLL(论坛新手)
LLL
头衔:社区公民
帮派:无帮无派
帖数:9
金钱:179
积分:13
注册时间:2014/1/13
1信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线

图片中电路图是CPLD的设计原理,下面的宏定义是cpld.h中的代码,感觉这两个东西不匹配,请教大师们讲解一下


这家伙很懒,什么也没有留下!
等级:论坛新手 参考IP地址:*.*.*.*
2014/9/3 15:50:38
尊贵身份标志
andy(论坛版主)
andy
头衔:社区公民
帮派:无帮无派
帖数:2287
金钱:11132
积分:2263
注册时间:2011/6/8
2信息 | 留言 | Email | 主页 | 编辑 | 管理 | 离线
这个CPLD代码随着板卡版本的更新,也做了相应的改动。但CPLD说明文档因为一直是作为了解设计原理的,一直没有做更新。CPLD说明文档并非CPLD设计的代码文档,仅仅是说明CPLD设计原理的文档。真实的管脚地址以CPLD.h为准。

实际设计地址如下图:

上传的图片
  2014932115030.jpg [ 71.50 KB 704×271 ] (缩略时请点击查看原图)

 


因CPLD部分不作为板卡开发模块,设计代码也不会公开,所以仅仅是以设计原理文档给大家,方便大家做相应的设计。



这家伙很懒,什么也没有留下!
等级:论坛版主 参考IP地址:*.*.*.*
2014/9/3 21:16:32
Powered by OpenADSP Copyright © 2010 www.Openadsp.com. All rights reserved.154459 Call, 1 Queries, Processed in 0.015625 second(s),