BF548 533MHZ主频,DDR 400 , 2路PALorNTSC试制视频信号输入,采集并通过EPPI0+编码芯片到VGA转换
不知道1S处理20帧是否来得急? 2个视频信号选420LINE的普通摄像头, 采集后,为了可以显示2个比较完整的视频流,视频图像 左 右排列。
BF548内部的DMA通道分32Bit DAB1和DAB0 他们的驱动时钟 应该是SCLK吧? 2个时钟总线应该可以同时运作吧。
一直不理解core CCLK 后面查看了中文书籍 这个是内核时钟,负责运算 操控L1 L2
SCLK 这个系统时钟我理解为外设 DMA总线时钟 内核访问外设有DAB1 DAB0 估计可以分时
「该帖子被 lvben5d 在 2014-04-11 14:14:07 编辑过」