我在使用AD-HP510ICE仿真器调试程序时发现一个问题，不知是不是我的仿真器坏了。我每单步运行一条程序时，DSP都会从/ARE引脚发出连续四个低电平信号，如下图所示。但本身这条语句并没有涉及/ARE信号的操作，为此我又执行了其他反汇编指令，特别是我发现执行一个NOP指令，该引脚仍然会发出连续四个低电平信号。

    我系统中本就有一块USB芯片，当选通USB芯片时，如果/ARE信号在不期望的情况下发出低电平信号，将会引起USB芯片的误操作，USB通讯功能就无法实现了。只有当我一个工程全速运行时，USB芯片才会实现所期望的功能，其实这种操作下仍然会有低电平信号发出，只是这种低电平信号情况下USB芯片未选通，因而表面上不影响USB芯片的操作了。我同样测量了/AWE信号，发现该信号倒是正常的。

    为此，我怀疑我的AD-HP510ICE仿真器是不是工作不正常了，还是仿真器本身设计的问题？还望大家指点一番，对这个问题很是头疼呐……

操作环境：

    VisualDSP++ 5.0  

    ADSP-BF518F

    cy7c68013 USB 芯片

你可以测量一下产生这个读信号时，片选是否拉低，如果片选始终为高，则这个信号不会对芯片产生任何影响
EBIU接口本身就支持挂载多模块，靠片选选择使能。

你可以单独建一个工程，找一个AMS没有挂外设的BANK地址，然后对这个地址进行读写，看看单步时是否还有这个问题。

另外，在你单步调试时，请不要打开VDSP软件的优化功能和Cache，如打开优化，你单步执行的代码可能和你看到的C代码不同，软件会根据优化后的执行顺序执行，可能会将很多读写操作并在一起执行，请确认是否关闭优化。

1）我代码里是先选通USB芯片，然后才会读USB各种标志位，并进行下一步操作的。
   USB芯片不是通过地址线译码产生片选的，而是DSP的单独一根口线控制的。

2）我昨天同样试了读FPGA的某个地址，仍然存在这种附加低电平的现象；

3)VDSP软件的优化功能和Cache是在哪里设置的？麻烦告知下，谢谢！

优化开关和cache使能在“工程选项”中。