向大家请教一个问题哈，

用BF53X驱动TFT 的时候，HSYNC, VSYNC使用timer做的。DE接口是cpld给出的，不知道是一直给有效还是配合上时序的。

1） 我假设有一个TFT必须使用DE 模式的时候，改怎么做呢？

是不是cpld根据 FCLK，和hsync两个信号，当hsync低电平过去之后，cpld数fclk的个数，根据手册的数据，避开N个fclk之后，让de 给出一个有效信号，然后等着一行的数据过去后再无效？

2） 如果使用54x系列的驱动的话，HSYNC， VSYNC ， DE信号直接用FS1 FS2 FS3 （看手册fs3可以不是field sync可以配置为DE）。是这样没错么？