在videoapp开发板上，使用的DSP输入晶振为24M，如果我设置为 Set_PLL(27，5)，是否理论上内核时钟应为 24*27 = 648， 系统时钟应为648/5=129，但是设置这个值以后不管是目测，还是打印的时间数（我是用文档上的secs = ((double) (clock_stop - clock_start)) / CLOCKS_PER_SEC打印耗时的）均比设置为 Set_PLL(16，3)要慢一些，这个地方是否我理解错误，请指教。

还有一个问题在这里也问下，#define pLED_SW    (volatile unsigned char *)0x20220000，这个地址是依据什么定义出来的。

你的处理器已经超频，建议不要超过芯片的最高频率。否则有可能会烧毁处理器。

你可以这样计算你的内核时钟，写一个死循环的代码，然后打开内核时钟计数的寄存器cycles，然后运行代码，用表计时10秒。然后停下代码，然后用cycles中的计数除以你配置的内核时钟频率，看是否为10。

pLED_SW是通过CPLD映射的，控制他的地址线为A17～A19，位于BANK2，该地址是固定且不可改变的。